

## Espacenet

## Bibliographic data: JP2003229359 (A) - 2003-08-15

MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

Inventor(s):

TANADA YOSHIFUMI, NAKAJIMA KAZUYA ±

Applicant(s):

SEMICONDUCTOR ENERGY LAB ±

H01L21/20; H01L21/268; H01L21/336;

H01L29/786; H01S3/00; (IPC1-

Classification:

international:

7): H01L21/20; H01L21/268;

H01L21/336; H01L29/786; H01S3/00

- European:

Application

number:

JP20020338768 20021122

Priority

number(s):

JP20020338768 20021122; JP20010365302 20011129

#### Abstract of JP2003229359 (A)

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device of high-speed driving and high reliability, with a TFT in which a semiconductor layer, crystallized using CW laser, is used as an active layer; SOLUTION: The semiconductor layer which is crystallized using CW laser comprises both a semiconductor layer of large crystal grain and a semiconductor layer of fine crystal grain, depending on the distribution of energy density, in the width direction of irradiated laser. Although the former shows proper electrical characteristics, the latter has poor electrical characteristics because the movement of electric charges is blocked in a poor condition in the grain boundary, resulting in inconvenience when used as an active layer for a transistor. Therefore, a circuit is arranged so that all active layers of the TFT are formed from a semiconductor layer of large crystal grain.; COPYRIGHT: (C)2003,JPO

Last updated: 5.12.2011 Worldwide Database 5.7.31; 92p

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-229359 (P2003-229359A)

(43)公開日 平成15年8月15日(2003.8.15)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
H01L 21/20		H 0 1 L 21/20	5 F O 5 2
21/268		21/268	F 5F072
			J 5F110
21/336		H01S 3/00	Α
29/786		H01L 29/78	6 2 7 G
	審査請求	未請求 請求項の数15 OL	(全 40 頁) 最終頁に続く
(21)出願番号	特願2002-338768(P2002-338768)	(71) 出願人 000153878 株式会社半導	体エネルギー研究所
(22)出願日	平成14年11月22日(2002.11.22)	神奈川県厚木 (72)発明者 棚田 好文	市長谷398番地
(31)優先権主張番号	特願2001-365302(P2001-365302)	神奈川県厚木	市長谷398番地 株式会社半
(32)優先日	平成13年11月29日(2001.11.29)	導体エネルギ	一研究所内
(33)優先権主張国	日本 (JP)	(72)発明者 中島 和哉	
		神奈川県厚木	市長谷398番地 株式会社半
		導体エネルギ	一研究所内

最終頁に続く

#### (54) 【発明の名称】 半導体装置の作製方法

## (57)【要約】

【課題】 CWレーザを用いて結晶化した半導体層を活性層に用いたTFTによって、高速駆動、および高信頼性を特徴とした半導体装置の作製方法を提供する。

【解決手段】 CWレーザを用いて結晶化された半導体層は、照射されるレーザのエネルギー密度の幅方向の分布により、大結晶粒でなる半導体層と、微結晶粒でなる半導体層とが混在しており、前者は優れた電気的特性を示すが、後者は粒界における電荷移動の阻害が大きく、電気的特性が悪いため、トランジスタの活性層として用いると不都合が生ずる。よってTFTの活性層を全て大結晶粒でなる半導体層で形成出来るように回路を配置する。

#### 【特許請求の範囲】

【請求項1】基板上に非晶質半導体膜を形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記非晶質半導体膜に照 射し、結晶質半導体膜を形成し、

前記結晶質半導体膜をエッチングし活性層を形成する半 導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップをVと し、

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 向に向かう距離をLとすると、

前記活性層は、

V = 0 のとき、

 $n(D+2d)-d \le L \le n(D+2d)+d$ 、かつ $0 \le L$ (n b) 整数. 0 ≤ n)

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項2】基板上に非晶質半導体膜を形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記非晶質半導体膜に照 射し、結晶質半導体膜を形成し、

前記結晶質半導体膜をエッチングし活性層を形成する半 導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅を d との和で 30 V < 0 のとき、 あって、

隣接して走査されるレーザ光のオーバーラップをVと

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 向に向かう距離をLとすると、

前記活性層は、

0 < V ≤ d のとき、</p>

 $n(D+2d)-d-2(n-1)V \le L \le n(D+2d)+$ d-2nV、かつ $0 \le L$  (nは整数、 $0 \le n$ )

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項3】基板上に非晶質半導体膜を形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記非晶質半導体膜に照 射し、結晶質半導体膜を形成し、

前記結晶質半導体膜をエッチングし活性層を形成する半 導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、

2 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップをVと

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 向に向かう距離をLとすると、

前記活性層は、

d < Vのとき、

10  $n(D+V)-V+d \leq L \leq n(D+V)+d$ 、かつ0  $\leq L$ (nは整数、0≦n)

で示される距離Lの領域を除くように形成された前記結 品質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項4】 基板上に非晶質半導体膜を形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記非晶質半導体膜に照 射し、結晶質半導体膜を形成し、

前記結晶質半導体膜をエッチングし活性層を形成する半 導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップをVと

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 向に向かう距離をLとすると、

前記活性層は、

 $n(D+2d)-d+(n-1)F \le L \le n(D+2d)+d$ +nF、かつ0≤L(nは整数、0≤n)

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項5】基板上に非晶質半導体膜を形成し、

前記非晶質半導体膜を加熱し、第1の結晶質半導体膜を 形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 40 対して相対的に走査させつつ、前記第1の結晶質半導体 膜に照射し、第2の結晶質半導体膜を形成し、

前記第2の結晶質半導体膜をエッチングし活性層を形成 する半導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップを∇と

被照射対における照射領域において上端部の1点を原点 50 とし、前記原点より前記レーザ光の走査方向と垂直な方 3

向に向かう距離をLとすると、

前記活性層は、

V = 0 のとき、

 $n(D+2d)-d \le L \le n(D+2d)+d$ 、かつ $0 \le L$ (nは整数、 $0 \le n$ )

で示される距離Lの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項6】基板上に非晶質半導体膜を形成し、

前記非晶質半導体膜を加熱し、第1の結晶質半導体膜を 10 膜に照射し、第2の結晶質半導体膜を形成し、 形成し、 前記第2の結晶質半導体膜をエッチングし活性

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記第1の結晶質半導体 膜に照射し、第2の結晶質半導体膜を形成し、

前記第2の結晶質半導体膜をエッチングし活性層を形成 する半導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップをVと

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 向に向かう距離をLとすると、

前記活性層は、

0 < V ≤ d のとき、</p>

 $n(D+2d)-d-2(n-1)V \le L \le n(D+2d)+d-2nV$ 、かつ0  $\le L$  (nは整数、0  $\le n$ )

で示される距離Lの領域を除くように形成された前記結 前記非晶質半導体膜によって形成されることを特徴とする半導 30 形成し、体装置の作製方法。 楕円状態

【請求項7】基板上に非晶質半導体膜を形成し、

前記非晶質半導体膜を加熱し、第1の結晶質半導体膜を 形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記第1の結晶質半導体 膜に照射し、第2の結晶質半導体膜を形成し、

前記第2の結晶質半導体膜をエッチングし活性層を形成 する半導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって、

隣接して走査されるレーザ光のオーバーラップをVと

被照射対における照射領域において上端部の1点を原点とし、前記原点より前記レーザ光の走査方向と垂直な方向に向かう距離をLとすると、

前記活性層は、

d < Vのとき、

 $n(D+V)-V+d \le L \le n(D+V)+d$ 、かつ $0 \le L$  50 において、

(nは整数、0≦n)

で示される距離Lの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項8】基板上に非晶質半導体膜を形成し、

前記非晶質半導体膜を加熱し、第1の結晶質半導体膜を 形成し、

精円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記第1の結晶質半導体 時に照射1 第2の結晶質半導体

前記第2の結晶質半導体膜をエッチングし活性層を形成 する半導体装置の作製方法であって、

前記レーザ光の照射領域の幅は有効照射領域の幅Dと、 前記有効照射領域に接する両端の領域の幅をdとの和で あって.

隣接して走査されるレーザ光のオーバーラップをVと
1.

被照射対における照射領域において上端部の1点を原点 とし、前記原点より前記レーザ光の走査方向と垂直な方 20 向に向かう距離をLとすると、

前記活性層は、

V<0のとき、

 $n(D+2d)-d+(n-1)F \le L \le n(D+2d)+d$ + nF、かつ $0 \le L(n$  は整数、 $0 \le n)$ 

で示される距離Lの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴とする半導 体装置の作製方法。

【請求項9】基板上に非晶質半導体膜を形成し、

前記非晶質半導体膜上に第1のアライメントマーカーを の形成し、

楕円状または矩形状に集光されたレーザ光を前記基板に 対して相対的に走査させつつ、前記非晶質半導体膜に照 射し、結晶質半導体膜を形成し、

前記結晶質半導体膜上に、前記第1のアライメントマーカーと一致するように、第2のアライメントマーカーが 形成されたマスクを配置し、

前記結晶質半導体膜をエッチングして活性層を形成する 半導体装置の作製方法であって、

前記レーザ光は前記第1のアライメントマーカーを基準 40 として決定される任意の点から照射を開始することを特 徴とする半導体装置の作製方法。

【請求項10】請求項9において、前記第1及び第2のアライメントマーカーを形成する位置は、前記活性層を設ける位置と、レーザ光の走査のピッチとにより決定することを特徴とする半導体装置の作製方法。

【請求項11】請求項9または請求項10において、前 記第1及び第2のアライメントマーカーは複数形成され ることを特徴とする半導体装置の作製方法。

【請求項12】請求項1乃至請求項11のいずれか1項において

4

5

前記レーザ光は、連続発振の固体レーザ、気体レーザ、 あるいは金属レーザから発振されたものであることを特 徴とする半導体装置の作製方法。

【請求項13】請求項1乃至請求項11のいずれか1項 において.

前記レーザ光は、連続発振のYAGレーザ、YVO4レ ーザ、YLFレーザ、YA103レーザ、ガラスレー ザ、ルビーレーザ、アレキサンドライドレーザ、

Ti:サファイアレーザから選ばれた1種から発振され たものであることを特徴とする半導体装置の作製方法。

【請求項14】請求項1乃至請求項11のいずれか1項 において、

前記レーザ光は、連続発振のエキシマレーザ、Arレー ザ、Krレーザ、CO2レーザから選ばれた1種から発 振されたものであることを特徴とする半導体装置の作製

【請求項15】請求項1乃至請求項11のいずれか1項 において、

前記レーザ光は、連続発振のヘリウムカドミウムレー ザ、銅蒸気レーザ、金蒸気レーザから選ばれた1種から 20 0℃にて4時間の熱処理によって結晶質半導体層の形成 発振されたものであることを特徴とする半導体装置の作 製方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、レーザ光の照射を その工程に含む半導体装置及びその作製方法に関する。 なお、ここでいう半導体装置とは、液晶表示装置、発光 装置等の電気光学装置および、当該電気光学装置を表示 部と含む電子機器も含まれるものとする。

#### [0002]

【従来の技術】近年、絶縁体上、特にガラス基板上に形 成された非晶質半導体膜を結晶化させ、結晶質半導体膜 を得る技術が広く研究されている。この結晶化の方法と しては、ファーネスアニール炉を用いた熱アニール法 や、瞬間熱アニール法(RTA法)、またはレーザアニー ル法などが検討されている。結晶化に際してはこれらの 方法のうち、いずれか1つまたは複数を組み合わせて行 うことが可能である。

【0003】一方、半導体薄膜を形成して作製される薄 ブマトリクス型表示装置の普及が進んでいる。TFTを 用いたアクティブマトリクス型表示装置は、マトリクス 状に配置された数十万から数百万の画素を有し、各画素 に配置されたTFTによって、各画素の電荷を制御する ことによって映像の表示を行っている。

【0004】さらに最近の技術として、画素を構成する TFTの他に、画素部の周辺領域にTFTを用いた駆動 回路を同時形成する技術が発展してきている。結晶質半 導体層は、非晶質半導体層に比べてその電界効果移動度 層(以下、単に活性層と表記し、活性層はソース領域、 ドレイン領域及びチャネル形成領域を含む)の形成に適 したものとなっている。

6

【0005】通常、ファーネスアニール炉で非晶質半導 体層を結晶化させるには、600℃以上で10時間以上 の熱処理を必要としていた。そのため、用いることの出 来る基板は、その熱処理に耐えうる石英基板に限られて いたが、石英基板は高価であり、また大面積化が困難で あった。

10 【0006】大面積の画面を有する表示装置の作製はも ちろんであるが、製品の生産効率を上げるには、基板の 大面積化し、大量生産化することが不可欠となってく る。そのため近年では、一辺が 1 [m]を超えるサイズの 基板の使用も考慮されるようになってきている。

【0007】一方、特開平7-183540号公報に開 示されている、金属元素を用いる熱結晶化法は、従来問 題とされてきた処理温度を低温化することを可能として いる。その方法は、非晶質半導体層に、ニッケル、パラ ジウム、または鉛等の元素を微量に添加し、その後55 を可能としている。

【0008】また、レーザアニール法は、レーザの焦点 を半導体層(半導体膜)に合わせることによって、基板 温度をあまり上昇させることなく、半導体層にのみ高い エネルギーを与えることが出来るため、歪点の低いガラ ス基板には勿論、プラスチック基板等にも用いることが 可能な点で注目されている技術である。

【0009】レーザアニール法の一例としては、エキシ マレーザ等に代表されるパルスレーザ光を、照射面にお 30 いて、数[cm]角の四角いスポットや、長さ100[mm]以 上の線状となるように光学系にて整形し、レーザ光の照 射位置を被照射体に対し相対的に移動させてアニールを 行う方法である。ここでいう「線状」とは、厳密な意味 で「線」ではなく、アスペクト比の大きい長方形もしく は長楕円形をいう。例えば、アスペクト比が2以上(好 ましくは10~100)のものを指すが、照射面におけ る形状が矩形上であるレーザ光も含まれる。なお、レー ザ光を線状とするのは、被照射体に対して、照射面にお いて十分なアニールを行うためのエネルギー密度を確保 膜トランジスタ(以下、TFTと表記)を用いたアクティ 40 するためであり、矩形状や面状であっても、被照射体に 対して十分なアニールが行えるのであれば、レーザ光の 形状は問わない(例えば、特許文献1参照)。

#### [0010]

【特許文献1】特開平8-195357号公報

【0011】図8にその様子を示す。基板801上に非 晶質半導体層が成膜された後、線状レーザ803を矢印 の方向に走査して結晶化を行う。このとき、A-A'で 示される点線部の断面図を、図8(B)に示す。基板80 1上には、下地膜として、絶縁層811が形成され、そ がはるかに高く、このような回路に用いるTFTの活性 50 の上に非晶質半導体層813が形成される。なお、絶縁 層811に関しては、図8においては単層として図示し たが、特に無くとも良いし、2層以上の積層膜としてい ても良い。

【0012】その後、線状レーザ803が、基板上を走 査しながら照射される。このとき、線状レーザが照射さ れている領域812においては、非晶質半導体層が溶融 状態となり、照射領域が通過した後、再結晶化する。こ のようにして、結晶質半導体層815が形成される。

【0013】このようにして作製される結晶性半導体層 は、無数の結晶粒が集合して形成されており、その結晶 粒の位置と大きさはランダムなものである。ガラス基板 上に作製されるTFTは、素子ごとに分離するため、前 記結晶性半導体層をパターニングし、島状に分離して形 成される。その場合、結晶粒の位置や大きさを指定して 形成することは出来なかった。結晶粒内と比較して、結 晶粒の界面(結晶粒界)は、非晶質構造や結晶欠陥等に起 因する再結合中心や捕獲中心が無数に存在している。こ の捕獲中心にキャリアがトラップされると、結晶粒界の ポテンシャルが上昇し、キャリアに対して障壁となるた め、キャリアの電流輸送特性を低下させることが知られ 20 ている。チャネル形成領域の半導体層の結晶性は、TF Tの電気的特性に重大な影響を及ぼすが、結晶粒界の影 響を排除して、単結晶の半導体層で前記チャネル形成領 域を形成することはほとんど不可能であった。

#### [0014]

【発明が解決しようとする課題】CW(Continuous Wav e:連続発振)レーザを一方向に走査させながら半導体層 に照射することで、操作方向に繋がって結晶が成長し、 その方向に長く伸びた単結晶を形成する技術がある。こ の方法を用いれば、少なくともTFTのチャネル方向に 30 は結晶粒界のほとんどないものが得られると考えられて いる。しかしながら、良好な結晶性を得るためには、レ ーザが照射された領域の非晶質半導体層を完全溶融させ る必要があるため、レーザの照射領域を数100[μm] 程度の幅の矩形状、あるいは楕円状に収束させてエネル ギー密度を確保し、図1(A)に示すように、被照射体表 面を走査することによって、全面を結晶化している。そ の結果、図1(B)に示すように、結晶質半導体層は、走 査方向に長い結晶粒を形成しながら成長していく。

密度に注目する。ある領域にスポット状にレーザ光を集 光させる場合、図1(C)に一例として示すように、照射 領域中心部から端部にかけてエネルギー密度に分布が生 ずる。このエネルギー密度の分布は、レーザの発振モー ドによって異なるが、エネルギー密度の低い領域では、 半導体層に対して十分に溶融するだけのエネルギーを与 えることが出来ない。この領域の半導体層は、結晶粒が 大きく成長することが出来ず、微結晶化した領域とな る。したがって、CWレーザによる処理後の半導体層に おいては、図1(B)のように、一走査領域(CWレーザ 50 で示される距離Lの領域を除くように形成された前記結

が1行走査したときの照射領域)ごとに、十分に大きな 結晶粒が成長した結晶質半導体層A112と、微結晶化 した結晶質半導体層B113とが存在する。

【0016】半導体層Aにおいては、先に述べたとお り、良好な電気的特性が得られる反面、半導体層Bにお いては、無数の結晶粒界が存在するために、満足な電気 的特性を得ることが出来ない。

【0017】このような半導体層をパターニングして、 TFTを作製した場合、そのチャネル形成領域に半導体 10 層Bが含まれるものと含まれないものとでは、電気的特 性に大きな差が生ずるため、いくら良好な電気的特性を 有する素子があっても、満足に動作する半導体装置を作 製することが困難である。

【0018】そこで本発明においては、CWレーザを用 いて結晶化を行った半導体層のうち、その電気的特性に 優れた領域のみを効率的に利用してTFTを形成し、高 速動作、高信頼性を有する半導体装置を作製する方法を 提供することを課題とする。

#### [0019]

【課題を解決するための手段】前述のように、CWレー ザ照射は、基板上を順次平行に走査しながら結晶化を行 うため、結晶化された結晶性半導体層は、大結晶粒でな る結晶性半導体層Aと、微結晶粒でなる結晶化半導体層 Bとが走査方向に平行に並んだ状態となる。

【0020】一方、TFTを用いて半導体装置を作製す る際、駆動回路が占有する領域においては、TFTを構 成する半導体層が配置されている領域の他に、信号線、 電源線が配置されている領域がある。この領域において は、半導体層はエッチングによって除去される。よっ て、交互に並んだ結晶性半導体層A、結晶性半導体層B のうち、結晶性半導体層Aでなる領域のみを選択的に用 いてTFTを配置することにより、結晶性半導体層Bで なる領域は全てエッチングにより除去され、TFTの形 成領域として用いないようにすることが出来る。

【0021】すなわち本発明は、基板上に非晶質半導体 膜を形成し、楕円状または矩形状に集光されたレーザ光 を前記基板に対して相対的に走査させつつ、前記非晶質 半導体膜に照射し、結晶質半導体膜を形成し、前記結晶 質半導体膜をエッチングし活性層を形成する半導体装置 【0015】ここで、レーザの照射幅方向のエネルギー 40 の作製方法であって、前記レーザ光の照射領域の幅は有 効照射領域の幅Dと、前記有効照射領域に接する両端の 領域の幅をdとの和であって、隣接して走査されるレー ザ光のオーバーラップをVとし、被照射対における照射 領域において上端部の1点を原点とし、前記原点より前 記レーザ光の走査方向と垂直な方向に向かう距離をしと すると、前記活性層は、

(1)V = 0 のとき、

 $n(D+2d)-d \leq L \leq n(D+2d)+d$ 、かつ $0 \leq L$ (n は整数、0 ≤ n)

晶質半導体膜によって形成され、

(2)0<V≦dのとき、

 $n (D+2 d)-d-2 (n-1) V \le L \le n (D+2 d)+$ d-2nV、かつ $0 \le L$  (nは整数、 $0 \le n$ )

9

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成され、

(3)d<Vのとき、

 $n(D+V)-V+d \le L \le n(D+V)+d$ 、かつ $0 \le L$ (nは整数、0≦n)

晶質半導体膜によって形成され、

(4) V < 0 のとき、

 $n(D+2d)-d+(n-1)F \le L \le n(D+2d)+d$ +nF、かつ $0 \le L(n$ は整数、 $0 \le n)$ 

で示される距離Lの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴としてい

【0022】また本発明は、基板上に非晶質半導体膜を 形成し、前記非晶質半導体膜を加熱し、第1の結晶質半 ザ光を前記基板に対して相対的に走査させつつ、前記第 1の結晶質半導体膜に照射し、第2の結晶質半導体膜を 形成し、前記第2の結晶質半導体膜をエッチングし活性 層を形成する半導体装置の作製方法であって、前記レー ザ光の照射領域の幅は有効照射領域の幅Dと、前記有効 照射領域に接する両端の領域の幅をdとの和であって、 隣接して走査されるレーザ光のオーバーラップをVと し、被照射対における照射領域において上端部の1点を 原点とし、前記原点より前記レーザ光の走査方向と垂直 な方向に向かう距離をしとすると、前記活性層は、 (1)V = 0のとき、

 $n(D+2d)-d \leq L \leq n(D+2d)+d$ 、かつ $0 \leq L$ (n は整数、0 ≤ n)

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成され、

(2)0 <  $\lor$   $\leq$  d のとき、

 $n(D+2d)-d-2(n-1)V \le L \le n(D+2d)+$ d-2nV、かつ0 $\leq$ L (nは整数、0 $\leq$ n)

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成され、

(3)d<Vのとき、

 $n(D+V)-V+d \leq L \leq n(D+V)+d$ 、かつ $0 \leq L$ (n は整数、0 ≦ n)

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成され、

(4)V<0のとき、

 $n(D+2d)-d+(n-1)F \le L \le n(D+2d)+d$ +nF、かつ $0 \le L(n$ は整数、 $0 \le n)$ 

で示される距離しの領域を除くように形成された前記結 晶質半導体膜によって形成されることを特徴としてい

る。

【0023】このとき、前記レーザ光は、連続発振の固 体レーザ、気体レーザ、あるいは金属レーザから選ばれ た1種から発振されたものを用いることを特徴としてお り、前記固体レーザとしては、連続発振のYAGレー ザ、YVO4レーザ、YLFレーザ、YA1O3レー ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド レーザ、Ti:サファイアレーザ等を用いれば良い。前 記気体レーザとしては、連続発振のエキシマレーザ、A で示される距離Lの領域を除くように形成された前記結 10 rレーザ、Krレーザ、CO2レーザ等を用いれば良 い。前記金属レーザとしては、連続発振のヘリウムカド ミウムレーザ、銅蒸気レーザ、金蒸気レーザ等を用いれ ば良い。

10

[0024]

【発明の実施の形態】図2を参照する。図2(A)は、表 示装置の画素部を駆動するための駆動回路の一部を回路 図にて示したものである。D-フリップフロップ(D-FF)を複数段用いてなるシフトレジスタ、NAND、 インバータ(INV)等により構成され、クロック信号 導体膜を形成し、楕円状または矩形状に集光されたレー 20 (CK、CKb)、スタートパルス(In)に従って、順次 パルスを出力する。

> 【0025】図2(B)は、図2(A)の回路図に基づき、 実際に素子、配線をレイアウトした一例を示している。 点線枠で囲まれた部分は、それぞれ図2(A)の回路図に 対応している。図2(B)に示す通り、クロック信号が入 力される信号線(CK、CKb)、およびHレベル、Lレ ベルのそれぞれの電位を与えるための電源線(VDD、 VSS)等が、横方向に平行に配置されている。特に、 電源線については、それぞれのTFTに電源を供給する 30 ため、複数の段にわたって配置されており、配線抵抗に よって電圧降下等を生じないよう、線幅を大きくとって あるのが特徴である。

> 【0026】ここで、図2(B)に示した、回路を構成す る領域において、実際に半導体層が占有している領域の みを示したものを図2(C)に示す。CWレーザの照射幅 は、レーザ照射範囲1で示される幅であるとすると、2 02で示される範囲の走査が終了した後は、203で示 される範囲が走査される。図2(C)に示すように、島状 の半導体層201を配置すると、CWレーザの照射端部 40 の領域は、島状の半導体層が存在しない領域とすること が出来る。このとき、CWレーザの照射端部が当たる領 域は、すなわち、後に配線が引き回される領域である。 【0027】すなわち、CWレーザの有効照射領域の幅 はある値に決定されているから、回路を構成するTFT が、有効照射領域の幅に含まれるように配置すれば良

> 【0028】CWレーザの有効照射領域(半導体層Aと して結晶化する領域)の幅をD(>0)、有効照射領域の 両端部(半導体層Bとして結晶化する領域)の幅をそれぞ 50 れ d (≥ 0) とすると、CWレーザの全照射領域の幅はD

+2dで示される(図9(A))。また、CWレーザの照射 領域が重複する (隣接するレーザ光の重なり) 部分の幅 をオーバーラップとし、Vとする(図9(B))。ここで、 オーバーラップがV<0となる場合、すなわちCWレー ザの照射領域が重複せず、互いに隙間を空けて照射され る場合、この隙間の幅をオフセットとし、F(=-V、  $F \ge 0$ )とする(図 9 (C))。よってオーバーラップは、 V≥0とする。非晶質半導体層が成膜され、結晶化を行 う基板において、基板上における、あるCWレーザ照射 領域の端部(X軸上の端部)上の、任意の1点を原点と し (図9参照)、CWレーザの基板上での走査方向と垂 直をなす方向(Y軸方向)への距離をLとする。

【0029】(1)オーバーラップ量Vが0のとき、  $n(D+2d)-d \leq L \leq n(D+2d)+d$ 、かつ $0 \leq L$ (nは整数、0≦n)

で示される距離にある点の集合でなる領域には、活性層 を形成しないようにする。

【0030】(2)オーバーラップ量Vが、0<V≤dの

 $n(D+2d)-d-2(n-1)V \le L \le n(D+2d)+20$  くは $450[\mu m]$ などとすると良い。 d-2nV、かつ $0 \le L$  (nは整数、 $0 \le n$ )

で示される距離にある点の集合でなる領域には、活性層 を形成しないようにする。

【0031】(3)オーバーラップ量Vが、d<Vのと

 $n(D+V)-V+d \leq L \leq n(D+V)+d$ 、かつ $0 \leq L$ (nは整数、0≦n)

で示される距離にある点の集合でなる領域には、活性層 を形成しないようにする。

【0032】(4)オーバーラップ量Vが、V<0、すな 30 わちオフセット量Fが、O<Fのとき、

 $n(D+2d)-d+(n-1)F \le L \le n(D+2d)+d$ +nF、かつ $0 \le L(n$ は整数、 $0 \le n)$ 

で示される距離にある点の集合でなる領域には、活性層 を形成しないようにする。

【0033】ここで、CWレーザのオーバーラップと結 晶化の状態について説明する。CWレーザの照射幅にオ ーバーラップを与える場合には、複数回にわたってCW レーザ照射を受ける領域が現れる。このような領域にお いては、最初のレーザ照射によって半導体層が溶融状態 となり、再び固化する際に結晶化する。さらに次の照射 によって再び溶融→結晶化を繰り返すことになる。すな わち、複数回のCWレーザ照射を受けた領域において は、最後に照射されたCWレーザのエネルギー強度が支 配的となりやすい。つまり、前述の(1)~(4)におい て、特に(3)の場合、図9(D)に示すように、最初の CWレーザ照射によって、半導体層Aとして結晶化した 部分が、2度目のCWレーザ照射によって再び溶融し、 今度は半導体層Bとして結晶化することになる。したが って、良好な電界効果移動度を有する半導体層Aの幅が 50 СК、S-СК b)とスタートパルス(S-SP)とに従

より狭くなる。よって、CWレーザのオーバーラップ は、前述の条件2のように、0<V≦Dとすると、基板 上における半導体層Aの割合をより大きく(V=Dのと き最大) することが出来る。

【0034】設計面においては、液晶表示装置や、EL 表示装置等の半導体装置を例にとった場合、その仕様は 画面サイズおよび画素数等が最初に決定される。よっ て、まず基準とするのは画素ピッチである。ここで画素 ピッチが仮に150[μm]ピッチであるとするとき、C 10 Wレーザの送りピッチ(ここで、送りピッチとは、基板 上を一度走査し、次に走査する時に、走査方向と垂直に 照射面を移動する量であり、図9(A)のような場合、す なわちオーバーラップV=0のとき、送りピッチはD+ 2dであり、また、オーバーラップV=dのとき、送り ピッチはD+dである)を $150[\mu m]$ の整数倍、例えば  $300[\mu m]$ 、 $450[\mu m]$ などとする。そして駆動回路 側では、電源線もしくは信号線の間隔を前述の数値に合 わせて配置するようにレイアウトする。例えば、図2 (C)においては、レーザ照射範囲が300[µm]、もし

【0035】実際の工程においてはCWレーザの照射ピ ッチと、活性層パターニング用のマスクの位置合わせが 必要となってくる。そこで、基板上に非晶質半導体層を 形成(図24(A))した後、CWレーザ照射前にアラ イメントマーカー2401を形成しておく(図24

(B))。続いて、アライメントマーカー2401を原 点とするようにCWレーザ照射を行う(図24

(C))。その後、活性層パターニング用のマスク24 02を、前記アライメントマーカー2401と、マスク 2402上のアライメントマーカー2403とを基準に 合わせ、活性層のパターニングを行う(図24

(D))。この方法により、CWレーザの照射ピッチ と、活性層の形成位置の正確な位置合わせが可能とな る。

【0036】これらの事項を踏まえて回路のレイアウト を決定することにより、電気的特性の極めて良好なTF Tを用いて半導体装置を構成することが出来る。

[0037]

【実施例】以下に、本発明の実施例について記載する。 【0038】[実施例1]本実施例においては、表示装置 を例として、基板上の回路配置とCWレーザ照射方向等 について数例を挙げて説明する。

【0039】図4は、アナログ映像信号を入力して映像 を表示する表示装置の駆動回路図の一例を示している。 図4(A)はソース信号線駆動回路であり、D-フリップ フロップ401を複数段用いてなるシフトレジスタ、N AND402、インバータ403、レベルシフタ40 4、サンプリングスイッチ406、映像信号が入力され るビデオ信号線405等からなる。クロック信号(S-

によって構成することが可能となる。

って、シフトレジスタより、順次サンプリングパルスが 出力され、振幅変換等を受けた後、サンプリングスイッ チ406においては、前記サンプリングパルスの入力さ れるタイミングで、それぞれ映像信号をサンプリング し、ソース信号線(S1~Sm)へと出力する。

【0040】図4(B)はゲート信号線駆動回路であり、 ソース信号線駆動回路と概ね同様である。Dーフリップ フロップ401を複数段用いてなるシフトレジスタ、N AND402、インバータ403、レベルシフタ404 等からなる。クロック信号(G-CK、G-CKb)とス タートパルス(G-SP)とに従って、シフトレジスタよ り、順次パルスが出力され、振幅変換等を受けた後、各 ゲート信号線 $(G_1 \sim G_n)$ を順次選択していく。

【0041】表示装置の構成としては、図3(A)に示す ように、基板300の中央部に画素部301を有し、画 素部301の上側もしくは下側に、ソース信号線駆動回 路302を有し、画素部301の左右いずれかもしくは 両側に、ゲート信号線駆動回路303を有する構成があ る。各駆動回路を動作させるための信号および電源は、 t Circuit: FPC) 304を介して入力される。

【0042】図3(A)に示すように、ソース信号線駆動 回路302は、画素の列方向に延びて配置されており、 ゲート信号線駆動回路303は、画素の行方向に延びて 配置されているため、実施形態に示したようにCWレー ザ照射を行うと、図3(B)に示すように、ソース信号線 駆動回路の配置方向に方向を合わせた場合、ゲート信号 線駆動回路の配置方向に、CWレーザの照射方向が合致 しないことになる。しかし、一般的に高速駆動が要求さ れるソース信号線駆動回路に対し、ゲート信号線駆動回 30 が存在し、かつ互いの配向状態が異なっているために、 路は、その駆動周波数はおよそ数百分の1で良く、仮に ゲート信号線駆動回路を構成するTFTの活性層に半導 体層Bでなる部分が含まれていたとしても、回路の動作 に関しては問題ないといえる。

【0043】ここで、表示装置を構成する全てのTFT を、半導体層A上に作りこみたい場合には、図3(C)に 示すように、走査方向を途中で切り替える方法を用いて も良い。つまり、第1に、ソース信号線駆動回路に合わ せた送りピッチにより、第1のCWレーザ走査を行い、 続いて、基板を固定しているステージを90°回転させ 40 アウト例では、実際にこの点を考慮してTFTが配置さ る等によって、レーザの走査方向を変更し、今度はゲー ト信号線駆動回路と画素部とに合わせた送りピッチによ り、第2のCWレーザ照射を行っても良い。

【0044】また、図3(D)に示すように、特願200 1-241463号に記載の技術によって、ソース信号 線駆動回路302と、ゲート信号線駆動回路303と を、画素部の1辺側、もしくは対向する2辺の側に平行 配置することにより、図3(E)に示すように、1度のC Wレーザ照射によって基板全面を結晶化し、かつ画素 部、駆動回路とも、半導体層Aを活性層に用いたTFT 50 さらなる高次高調波を用いても良い。あるいは、ルビー

【0045】本実施例にて示した方法はあくまでも一例 であり、例えば高速駆動が要求される駆動回路部のみを CWレーザによって結晶化し、画素部等、比較的高速駆 動が必要でない部分においては、一般的な結晶化方法を 用いて作製しても良い。なお、本実施例は他の実施例と 組み合わせて実施することが可能である。

14

【0046】[実施例2]CWレーザによる結晶化が行わ れた後の基板上の半導体層の状態を模式的に表したもの 10 を図5(A)に示す。前述のとおり、十分なエネルギー密 度が得られない照射端部においては、小径の結晶、もし くは微結晶化した半導体層Bでなる結晶化半導体層とな り、十分なエネルギー密度によって溶融、結晶化された 部分においては、CWレーザの照射方向と平行に長く伸 びた大結晶粒が集まった半導体層Aでなる結晶化半導体 層となっている。

【OO47】ここで、CWレーザの照射方向、すなわち 半導体層Aにおける結晶粒の長径方向には、良好な結晶 状態を有しているが、前記CWレーザの照射方向と垂直 基板外部よりフレキシブルプリント基板(Flexible Prin 20 な方向、すなわち半導体層Aにおける結晶粒の短径方向 には、多くの結晶粒界が存在している。各結晶粒は、単 体結晶内では均一な配向となっているが、異なる結晶粒 同士においては、結晶粒界を境として、配向が異なって いる。そのため、電気的特性には異方性が生ずる。

> 【0048】つまり、結晶粒の長径方向に平行な方向、 もしくはそれに準ずる方向には、粒界が少ないために電 荷の移動を阻害するものが少ない。よって優れた電界効 果移動度を呈する。これに対し、結晶粒の長径方向に垂 直な方向、もしくはそれに準ずる方向には、多くの粒界 前者に比較すると電荷の移動が阻害されやすい。

【0049】よって、TFTを配置する際には、図5 (B)に示すように、チャネル長方向と結晶粒の長径方向 とが平行、もしくはそれに準ずる方向となるように配置 した方が、図5(C)に示すように、チャネル長方向と結 晶粒の長径方向とが垂直、もしくはそれに準ずる方向と なるように配置した場合よりも優れた電気的特性を得や すいといえる。なお、本実施例は他の実施例と組み合わ せて実施することが可能であり、図2(B)に示したレイ れている。

【0050】[実施例3]本実施例においては、CWレー ザを用いたレーザ結晶化工程の一例について述べる。

【0051】本方法に適当なCWレーザとしては、波長 が550[nm]以下で出力安定性の著しく高いものが望ま しい。例えば、YVO4レーザの第2高調波や、YAG レーザの第2高調波、YLFレーザの第2高調波、ガラ スレーザの第2高調波、YA1O3レーザの第2高調 波、Arレーザ等が該当する。あるいは、前記レーザの

レーザ、アレキサンドライドレーザ、Ti:サファイア レーザ、連続発振のエキシマレーザ、Krレーザ、CO 2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸 気レーザ、金蒸気レーザ等のレーザを使用しても良い。 さらに、これらのレーザを複数、あるいは複数種用いる ことも可能である。

【0052】図7は、CWレーザ結晶化を行うための装 置を模式的に表したものであり、レーザ発振器701、 ミラー702、凸レンズ703、X-Yステージ704 等からなる。ここで用いるレーザは、出力10[W]で連 続発振のYVO4レーザである。レーザ発振器701に は、非線形光学素子が内蔵されており、射出口より第2 高調波が射出される。

【0053】レーザ発振器701から射出されたレーザ ビームは、図7中、Aで示すように円形状をしている。 前記レーザビームは水平方向に射出され、ミラー702 によって鉛直方向から20°前後の方向に偏向される。 その後、水平方向に配置された凸レンズ703により集 光される。X-Yステージ704に基板705を固定 ズ703の焦点に合わせる。このとき、照射面が凸レン ズ703と平行になるように配置する。すなわち基板7 05は水平配置される。凸レンズ703には、20°前 後の角度でレーザビームが入射するため、凸レンズの非 点収差によって、照射面でのレーザビーム光の形状は精 円形状となる。照射面におけるビーム形状は、凸レンズ 703への入射角度によって決定するため、凸レンズに 対し、鉛直方向により大きな角度を持ってレーザビーム を入射させることによって、さらにアスペクト比の大き るために均一な照射が困難となることから、偏向角度は 20°前後が妥当であるとしている。

【0054】基板全面の半導体層を結晶化するために は、適当な照射ピッチで楕円ビームをその長径方向にず らしながら基板上を走査させることを繰り返す必要があ る。この動作は、レーザ発振器701、ミラー702、 凸レンズ703からなるレーザ出力部分を固定し、X-Yステージ704を用いて、基板上を楕円ビームが走査 するように基板を移動させて行う。照射対象である基板 のサイズが、図7においてX方向600[mm]、Y方向7 40 20 [mm]であるとし、楕円ビームの長軸長さが200 [μm]であるとき、図7に示す方向で走査すると、30 00回(1500往復)の走査によって、基板全面にレー ザ照射を行うことが出来る。

【0055】また、レーザ発振器を複数台用い、楕円ビ ームを図23に示すように長軸方向に複数並べて平行に 走査することにより、走査回数を減らし、処理時間を短 縮することも可能である。こうすることにより、単体レ ーザ光の両端部における、エネルギー密度の低い部分が 隣接間で互いに重なり合い、エネルギー密度を高くする 50 は、連続発振のYVO4レーザの第2高調波(波長532

ことが出来る。よって、有効照射領域を広く、かつ1回 の照射領域における有効照射領域の割合を大きくするこ とが出来、回路レイアウトの際の制約をより小さくする ことも出来る。

【0056】なお、本実施例は他の実施例と組み合わせ て実施することが可能である。

【0057】[実施例4]本実施例においては、実施例3 とは異なる光学系を用いてレーザビームの偏光を行う例 について、図6に沿って説明する。

10 【0058】レーザ発振器601から射出されたレーザ ビームは、図6中、Aで示すように円形状をしている。 前記レーザビームは水平方向に射出され、ミラー602 によって鉛直方向に偏向される。その後、第1のシリン ドリカルレンズ603によってX方向に集光される。こ のときのビーム形状は、図6中、Bで示すように、円形 状がX方向に集光されて、Y方向を長軸とする楕円形状 となる。続いて、第2のシリンドリカルレンズ604に よってY方向に集光される。このときのビーム形状は、 . 図6中、Cで示すように、さらにY方向に集光されて、 し、基板上に形成された半導体層上の照射面を、凸レン 20 X方向を長軸とする楕円形状となる。このような光学系 を用いると、実施例3で示したよりもさらにアスペクト 比の大きい楕円形状のビームを得ることが出来る。その 後、X-Yステージ605に固定された基板606に照 射される。基板上のレーザビームの走査については、実

【0059】また、レーザ発振器を複数台用い、楕円ビ ームを図23に示すように長軸方向に複数並べて平行に 走査することにより、走査回数を減らし、処理時間を短 縮することも可能である。こうすることにより、単体レ い楕円とすることが出来るが、反面、焦点深度が浅くな 30 ーザ光の両端部における、エネルギー密度の低い部分が 隣接間で互いに重なり合い、エネルギー密度を高めるこ とが出来る。よって、有効照射領域を広くすることが出 来、より回路レイアウトに制約を与えないようにするこ とも出来る。

施例3と同様にして行えばよい。

【0060】なお、本実施例は他の実施例と組み合わせ て実施することが可能である。

【0061】[実施例5]本実施例においては、半導体層 の形成から結晶化を行うまでの手法の一例について説明 する。

【0062】ガラス基板上に下地膜として、プラズマC VD法により酸化窒化珪素膜(組成比: Si=32 [%], O = 59 [%], N = 7 [%], H = 2 [%]) &2 40 0 [nm]の厚さで形成した。続いて、前記下地膜上に半導 体層として、プラズマCVD法により非晶質の珪素膜を 150[nm]の厚さで形成した。その後、500℃、3時 間の熱処理を行って、半導体層が含有している水素を放 出させた後、レーザアニール法により半導体層の結晶化 を行った。

【0063】レーザアニール法に用いるレーザとして

[nm])を用いた。ここで、レーザビームの半導体層への 照射方法は、実施例3もしくは実施例4に従って行えば 良い。

【0064】このようにして得られた結晶性半導体層にセコエッチングを行って、走査電子顕微鏡(Scanning Electron Microscope: SEM)により1万倍にて表面を観察した結果を図10に示す。なお、セコエッチングにおけるセコ液は、HF: $H_2O=2:1$ に添加剤として $K_2$ Cr $_2O_7$ を用いて作製されたものである。図10において、レーザビームの基板に対する走査方向はX軸方向で 10 あり、結晶粒の長軸は前記走査方向に平行もしくはそれに準ずる方向をなしているのが確認できる。つまり、レーザビームの走査方向に対して延在するように結晶成長が進行する。

【0065】このように、本実施例に示した手法を用いて結晶化を行った半導体層には、大粒径の結晶粒が形成される。そのため、前記半導体層を活性層として用い作製されるTFTは、そのチャネル形成領域において、結晶粒界の数が少なくなる。また、個々の結晶粒は実質的に単結晶とみなせる良好な結晶性を有することから、単 20 結晶半導体を用いて作製されたトランジスタと同等、もしくはそれに準ずる電界効果移動度を得ることも可能である。

【 O O 6 6 】 さらに、実施例 2 にて説明したとおり、電荷の移動方向、つまりドレイン電流の流れる方向と、結晶粒の延在する方向とを平行もしくはそれに準ずる方向となるように配置すれば、結晶粒界による電荷移動の阻害を極めて少なくすることが出来る。そのため、トランジスタごとのON電流、OFFリーク電流、しきい値、S値、電界効果移動度等のばらつきを抑えることも可能 30であり、またそれらの電気的特性も著しく向上する。

【0067】なお、本実施例は他の実施例と組み合わせて実施することが可能である。

【0068】[実施例6]本実施例においては、半導体層の形成から結晶化を行うまでの手法の一例であって、実施例5とは異なる方法について説明する。

【0069】まず、実施例5に従って、非晶質珪素膜でなる半導体層を形成する。その後、特開平7-183540号公報に開示された方法を利用し、前記半導体層上にスピンコート法にて酢酸ニッケル溶液(重量換算濃度5[ppm]、10[ml])を塗布し、500 $\mathbb C$ の窒素雰囲気下で1時間、550 $\mathbb C$ の窒素雰囲気下で12時間の熱処理を行った。これにより、半導体層においてはニッケルを触媒として結晶成長し、第1の結晶質半導体層が得られる。その後、レーザアニール法により、第1の結晶質半導体層の結晶性を向上した、第2の結晶性半導体層を得た。

【0070】レーザアニール法に用いるレーザとしては、連続発振のYVO4レーザの第2高調波(波長532 [nm])を用いた。ここで、レーザビームの半導体層への

照射方法は、実施例3もしくは実施例4に従って行えば 良い

【0071】このようにして得られた第2の結晶性半導体層にセコエッチングを行って、SEMにより1万倍にて表面を観察した結果を図11に示す。図11に示す半導体層は、図中、X軸方向にレーザビームを基板に対して走査して結晶化して得られたものであり、走査方向に対して延在するように結晶が成長しているのが確認できる

2 【0072】また、本実施例に示した方法によって得られた半導体層の、ラマン散乱分光の結果を図12に太線で示す(図12中、本実施例にて得られた半導体層は、Improved CG Siliconと表記)。比較のため、単結晶シリコン(図12中、Ref.(100) SiWaferと表記)のラマン散乱分光の結果を細線で示す。

【0073】本実施例に示した方法によって得られた半導体層のラマンシフトは、517.3 [cm<sup>-1</sup>]のピークを有し、半値幅は4.96 [cm<sup>-1</sup>]である。一方、単結晶シリコンのラマンシフトは、520.7 [cm<sup>-1</sup>]のピークを有し、半値幅は4.44 [cm<sup>-1</sup>]である。パルス発振のエキシマレーザを用いて結晶化を行った場合の半導体層のラマンシフトは、516.3 [cm<sup>-1</sup>]のピークを有し、半値幅は6.16 [cm<sup>-1</sup>]である。

【0074】図12に示す結果により、本実施例に示した方法によって得られた半導体層の結晶性が、パルス発振のエキシマレーザを用いて結晶化を行った半導体層の結晶性と比べて、より単結晶シリコンに近いことがわかる

【0075】なお、本実施例は他の実施例と組み合わせ ) て実施することが可能である。

【0076】[実施例7]本実施例においては、実施例5に示した方法によって結晶化した半導体層を活性層に用いてTFTを作製した例について、図15に沿って説明する。

【0077】基板1501としては、石英基板、シリコン基板、金属基板又はステンレス基板の表面に絶縁膜を形成したものを用いる。また本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。本実施例ではバリウムホウケイ酸ガラス、アルミノ40 ホウケイ酸ガラス等のガラスからなる基板を使用した。

【0078】まず、基板1501上に下地膜1502として、プラズマCVD法により窒化酸化珪素膜(組成比:Si=32[%]、O=27[%]、N=24[%]、H=17[%])を50[nm]と、酸化窒化珪素膜(組成比:Si=32[%]、O=59[%]、N=7[%]、H=2[%])を100[nm]積層した。次いで、下地膜1502上に、プラズマCVD法によって、非晶質半導体層1503を150[nm]の厚さで形成した。そして500℃、3時間の熱処理を行い、半導体層が含有する水素を放出50 させた(図15(A))。

【0079】その後、連続発振のYVO4レーザの第2 高調波(波長532[nm]、5.5[W])を用い、実施例3 もしくは実施例4に示した方法によって非晶質半導体層 1503上を走査、全面に照射して結晶化を行い、結晶 質半導体層1505を得た(図15(B))。

【0080】そして、TFTのしきい値電圧を制御する ために、第1のドーピング処理を行った。材料ガスとし て、ジボラン(B<sub>2</sub>H<sub>6</sub>)を用い、ガス流量30[sccm]、電 流密度 0. 05 [ μ A]、加速電圧 60 [keV]、ドーズ量 1  $\times 10^{14}$  [atoms/cm<sup>2</sup>]として行った(図15(C))。

【0081】続いて、結晶質半導体層1505を所望の 形状にパターニングし、島状の半導体層(以後、単に半 導体層と表記する) 1506、1507を得た後、ゲー ト絶縁膜1508としてプラズマCVD法により膜厚1 15[nm]の酸化窒化珪素膜を形成した。次いで、ゲート 絶縁膜1508上に、導電層として膜厚30[nm]のTa N膜1509と、膜厚370[nm]のW膜1510とを積 層形成した(図15(D))。

【0082】次いで、フォトリソグラフィ法を用いてレ ジストマスク(図示せず)を形成し、W膜、TaN膜、お 20 の層間絶縁膜とした。なお、この第2の層間絶縁膜は、 よびゲート絶縁膜をエッチングする。これにより、レジ ストで覆われた部分はエッチングされず、TaN膜15 12、W膜1513でなるゲート電極と、ゲート絶縁膜 1511が形成される。

【0083】本実施例においては、ゲート電極を形成す る導電層として、TaN、Wの積層構造としたが、単層 であっても良いし、3層以上の積層構造としても良い。 【0084】その後、レジストマスクを除去し、新たに レジストマスク1514を形成して第2のドーピング処 理を行い、所望の半導体層にN型を付与する不純物元素 を添加した。この場合、導電層1512、1513でな るゲート電極が、N型を付与する不純物元素に対するマ スクとなり、自己整合的に第1の不純物領域1515が 形成される。本実施例においては、半導体層の膜厚が1 50[nm]と厚いこともあり、2条件に分けて処理を行っ た。材料ガスとしてフォスフィン(PH3)を用い、ドー ズ量を2×10<sup>13</sup>[atoms/cm<sup>2</sup>]とし、加速電圧を90[ke V]として行った後、ドーズ量を $5 \times 10^{14}$ [atoms/cm<sup>2</sup>] とし、加速電圧を10[keV]として行った(図15 (E)

【0085】その後、レジストマスク1514を除去 し、新たにレジストマスク1516を形成して第3のド ーピング処理を行い。所望の半導体層にP型を付与する 不純物元素を添加した。先程と同様、導電層1512、 1513でなるゲート電極が、P型を付与する不純物元 素に対するマスクとなり、自己整合的に第2の不純物領 域1517が形成される。この処理もまた、半導体層の 膜厚が150[nm]と厚いため、2条件に分けて処理を行 った。材料ガスとしてジボラン(B2H6)を用い、ドーズ 量を 2 × 1 O <sup>13</sup>[atoms/cm<sup>2</sup>]とし、加速電圧を 9 O [keV] 50 【 O O 9 4 】実施例 5 に従って結晶化を行った半導体層

として行った後、ドーズ量を $1 \times 10^{15}$ [atoms/cm<sup>2</sup>]と し、加速電圧を10[keV]として行った(図15(F))。 【0086】以上までの工程で、それぞれの半導体層1 506、1507に第1、第2の不純物領域1515、 1517が形成された。

【0087】次いで、レジストマスク1516を除去 し、プラズマCVD法によって第1の層間絶縁膜151 8 として、膜厚 5 0 [nm]の酸化珪素膜(組成比: Si= 32. 8[%], O=63. 7[%], H=3. 5[%]) & 10 形成した。

【0088】そして、熱処理を行い、半導体層の結晶性 の回復、およびそれぞれの半導体層に添加された不純物 元素の活性化を行う。本実施例においては、ファーネス アニール炉を用いた熱アニール法により、窒素雰囲気下 で550℃、4時間の熱処理を行った(図15(G))。

【0089】次いで、第1の層間絶縁膜1518上に、 第2の層間絶縁膜1519を形成する。本実施例におい ては、CVD法により、膜厚50[nm]の窒化珪素膜を形 成した後、膜厚400[nm]の酸化珪素膜を形成し、第2 平坦化の意味合いが強いため、膜の平坦化に優れた材料 を用いるのが望ましい。また、アクリル等の有機絶縁材 料を用いて形成しても良い。

【0090】そして、再び熱処理を行い、活性層中のダ ングリングボンドを終端する水素化処理を行った。本実 施例においては、ファーネスアニール炉を用いた熱アニ ール法により、窒素雰囲気下で410℃、1時間の熱処 理を行った。

【0091】その後、各不純物領域に達するコンタクト 30 ホールを開口し、配線1520を形成する。本実施例に おいては、膜厚50[nm]のTi膜と、膜厚500[nm]の Al-Si膜と、膜厚50[nm]のTi膜との積層膜をパ ターニングして形成した。もちろん、単層の導電膜を用 いて配線を形成しても良いし、3層以上の積層膜として も良い。また、配線材料としては、Al、Ti等に限ら ず、導電性の高い材料を適宜用いて良い。例えば、Ta N膜上にA1やCuを形成し、さらにTi膜を形成した 積層膜をパターニングして配線を形成しても良い。

【0092】以上のようにして、チャネル長6[μm]、 40 チャネル幅 4 [μm]のNチャネル型TFTとPチャネル 型TFTとが形成された(図15(H))。

【0093】これらの電気的特性を測定した結果を、図 16に示す。Nチャネル型TFTの電気的特性を図16 (A)に、Pチャネル型TFTの電気的特性を図16(B) に示す。測定条件は、それぞれゲート・ソース間電圧V  $G=-16\sim16[V]$ の範囲で、ソース・ドレイン問電  $EVD=\pm 1[V]$ 、 $\pm 5[V]$ とした。また、図16にお いて、ドレイン電流ID、およびゲートリーク電流IG は実線で、電界効果移動度μFEは点線で示している。

には大粒径の結晶粒が形成されているため、前記半導体層を活性層に用いてTFTを作製すると、そのチャネル形成領域に含まれる結晶粒界の数を極めて少なくすることが出来る。さらに、形成された結晶粒は、レーザの走査方向もしくはそれに準ずる方向に延在しているため、電荷の移動の際、結晶粒界を通過する回数を極めて少なくすることが出来る。そのため、図16(A)(B)に示したように、電気的特性の良好なTFTを得ることが出来る。図16に示した結果によると、その電界効果移動度は、Nチャネル型TFTの場合で524 $[cm^2/Vs]$ 、Pチャネル型TFTの場合で205 $[cm^2/Vs]$ と、大変良好な特性を有するTFTが得られた。

21

【0095】なお、本実施例にて作製したTFTは、トップゲート型のTFTであるが、ボトムゲート型TFTや、活性層を挟んで上下にゲート電極を有するデュアルゲート型TFT、例えば特願2001-91493号、特願2001-116307号等に記載されている構造のTFTとした場合にも、良好な特性を得ることが出来る

【0096】なお、本実施例は他の実施例と組み合わせ 20 て実施することが可能である。

【0097】[実施例8]本実施例においては、実施例6に示した方法によって結晶化した半導体層を活性層に用いてTFTを作製した例について、図17に沿って説明する

【0098】基板1701上に、下地膜1702、非晶質半導体層1703を形成するまでの工程は、実施例7と同様である。プラズマCVD法により窒化酸化珪素膜(組成比:Si=32[%]、O=27[%]、N=24[%]、H=17[%])を50[nm]と、酸化窒化珪素膜(組成比:Si=32[%]、O=59[%]、N=7[%]、H=2[%])を100[nm]積層した。次いで、下地膜1702上に、プラズマCVD法によって、非晶質半導体層1703を150[nm]の厚さで形成した。そして500 $\mathbb C$ 、3時間の熱処理を行い、半導体層が含有する水素を放出させた(図17(A))。

【0099】その後、特開平7-183540号公報に記載された方法により、前記非晶質半導体層上に、スピンコート法にて酢酸ニッケル水溶液(重量換算濃度5[ppm]、10[ml])を塗布して金属含有層1704を形成する。そして、500℃の窒素雰囲気下で1時間、550℃の窒素雰囲気下で12時間の熱処理を行った。こうして、第1の結晶質半導体層1705を得た(図17(C))。

【0100】続いて、レーザアニール法により、第1の結晶質半導体層1705の結晶性の向上を行う。

【0101】レーザアニール法の条件は、レーザ1706として連続発振のYVO4レーザの第2高調液(波長532[nm]、5.5[W])を用い、実施例3もしくは実施例4に示した方法によって第1の結晶質半導体層170

5上を走査、全面に照射して結晶化を行い、第2の結晶 質半導体層1707を得た(図17(B))。

【0102】以後、実施例7において図15(D)~図15(H)に示した工程に従う。こうして、チャネル長6 [ $\mu$ m]、チャネル幅4[ $\mu$ m]のNチャネル型TFTとPチャネル型TFTが形成された。

【0103】これらの電気的特性を測定した結果を、図18、図19に示す。図18は、レーザアニールの工程において、レーザの走査速度を20[cm/s]として作製されたTFTの電気的特性を示しており、図19は、レーザの走査速度を50[cm/s]として作製されたTFTの電気的特性を示している。また、それぞれの図において、Nチャネル型TFTの電気的特性を(A)に、Pチャネル型TFTの電気的特性を(B)に示す。測定条件は、それぞれゲート・ソース間電圧 $VG=-16\sim16$ [V]の範囲で、ソース・ドレイン間電圧 $VD=\pm1$ [V]、 $\pm5$ [V]とした。また、図18、図19において、ドレイン電流 10、およびゲートリーク電流 10 Gは実線で、電界効果移動度 10 F E は点線で示している。

【0104】実施例6に従って結晶化を行った半導体層 には大粒径の結晶粒が形成されているため、前記半導体 層を活性層に用いてTFTを作製すると、そのチャネル 形成領域に含まれる結晶粒界の数を極めて少なくするこ とが出来る。さらに、形成された結晶粒は、レーザの走 查方向もしくはそれに準ずる方向に延在しているため、 電荷の移動の際、結晶粒界を通過する回数を極めて少な くすることが出来る。そのため、図18、図19に示し たように、電気的特性の良好なTFTを得ることが出来 る。図18に示した結果によると、その電界効果移動度 は、Nチャネル型TFTの場合で510[cm<sup>2</sup>/Vs]、Pチ ャネル型TFTの場合で200[cm²/Vs]、また、図19 に示した結果によると、その電界効果移動度は、Nチャ ネル型TFTの場合で595[cm<sup>2</sup>/Vs]、 Pチャネル型T FTの場合で199[cm<sup>2</sup>/Vs]と、大変良好な特性を有す るTFTが得られた。

【0105】また、同じくレーザの走査速度を50 [cm/s]として作製されたTFTの電気的特性を、ゲート・ソース間電圧 $VG=-16\sim16$  [V]の範囲で、ソース・ドレイン間電圧 $VD=\pm0$ . 1 [V]、 $\pm5$  [V]として測 20 (A)はNチャネル型 TFTの電気的特性を、図20 (B)はPチャネル型TF Tの電気的特性を示している。特に電界効果移動度については、Nチャネル型TFTにおいては657 [cm²/vs]、Pチャネル型TFTにおいては219 [cm²/vs]と、非常に良好な値を示した。

【0106】なお、本実施例にて作製したTFTは、トップゲート型のTFTであるが、ボトムゲート型TFTや、活性層を挟んで上下にゲート電極を有するデュアルゲート型TFT、例えば特願2001-91493号、50 特願2001-116307号等に記載されている構造

のTFTとした場合にも、良好な特性を得ることが出来

【0107】なお、本実施例は他の実施例と組み合わせ て実施することが可能である。

【0108】[実施例9]CMOS回路で構成される駆動 回路と、スイッチング用TFT及び駆動用TFTを有す る画素部とが同一基板上に形成された基板を便宜上アク ティブマトリクス基板と呼ぶ。そして本実施例では前記 アクティブマトリクス基板を用いた液晶表示装置の作製 工程について図13、図14を用いて説明する。

【0109】基板5000は、石英基板、シリコン基 板、金属基板又はステンレス基板の表面に絶縁膜を形成 したものを用いる。また本作製工程の処理温度に耐えう る耐熱性を有するプラスチック基板を用いても良い。本 実施例ではバリウムホウケイ酸ガラス、アルミノホウケ イ酸ガラス等のガラスからなる基板5000を用いた。

【0110】実施例5または実施例6に従い、基板50 00上に下地膜5001、島状の結晶質半導体層(以 後、半導体層と表記)5002~5005を形成する。

【0111】次いで、半導体層5002~5005を覆 20 うゲート絶縁膜5006を形成する。ゲート絶縁膜50 06はプラズマCVD法やスパッタ法を用いて、膜厚を 40~150[nm]として珪素を含む絶縁膜で形成する。 本実施例では、ゲート絶縁膜5006としてプラズマC VD法により酸化窒化珪素膜を115[nm]の厚さに形成 した。勿論、ゲート絶縁膜5006は酸化窒化珪素膜に 限定されるものでなく、他の珪素を含む絶縁膜を単層ま たは積層構造として用いても良い。

【0112】なおゲート絶縁膜5006として酸化珪素 raethyl Orthosilicate)とO2とを混合し、反応圧力4 O[Pa]、基板温度300~400℃とし、高周波(1 3.56 [MHz])電力密度0.5~0.8 [W/cm<sup>2</sup>]で放電 させて形成しても良い。上記の工程により作製される酸 化珪素膜は、その後400~500℃の熱アニールによ って、ゲート絶縁膜5006として良好な特性を得るこ とができる。

【0113】次いで、ゲート絶縁膜5006上に膜厚2 0~100[nm]の第1の導電膜5007と、膜厚100 ~400[nm]の第2の導電膜5008とを積層形成す る。本実施例では、膜厚30[nm]のTaN膜からなる第 1の導電膜5007と、膜厚370[nm]のW膜からなる 第2の導電膜5008を積層形成した。

【0114】本実施例では、第1の導電膜5007であ るTaN膜はスパッタ法で形成し、Taのターゲットを 用いて、窒素を含む雰囲気内でスパッタ法を用いて形成 した。また第2の導電膜5008であるW膜は、Wのタ ーゲットを用いたスパッタ法で形成した。その他に6フ ッ化タングステン(WF6)を用いる熱CVD法で形成す ることもできる。いずれにしてもゲート電極として使用 50 【0119】上記の第1のエッチング処理では、レジス

するためには低抵抗化を図る必要があり、W膜の抵抗率 は20[ $\mu$ Ωcm]以下にすることが望ましい。W膜は結晶 粒を大きくすることで低抵抗率化を図ることができる が、W膜中に酸素などの不純物元素が多い場合には結晶 化が阻害され高抵抗化する。従って、本実施例では、高 純度のW(純度99.9999[%])のターゲットを用い たスパッタ法で、さらに成膜時に気相中からの不純物の 混入がないように十分配慮してW膜を形成することによ り、抵抗率  $9 \sim 20 [\mu \Omega cm]$ を実現することができた。 10 【0115】なお本実施例では、第1の導電膜5007

をTaN膜、第2の導電膜5008をW膜としたが、第 1の導電膜5007及び第2の導電膜5008を構成す る材料は特に限定されない。第1の導電膜5007及び 第2の導電膜5008は、Ta、W、Ti、Mo、A 1、Cu、Cr、Ndから選択された元素、または前記 元素を主成分とする合金材料若しくは化合物材料で形成 してもよい。また、リン等の不純物元素をドーピングし た多結晶珪素膜に代表される半導体膜やAgPdCu合 金で形成してもよい。

【0116】次いで、フォトリソグラフィ法を用いてレ ジストからなるマスク5009を形成し、電極及び配線 を形成するための第1のエッチング処理を行う。第1の エッチング処理では第1及び第2のエッチング条件で行 う。(図13(B))

【0117】本実施例では第1のエッチング条件とし て、ICP (Inductively Coupled Plasma:誘導結合型 プラズマ)エッチング法を用い、エッチング用ガスにC F<sub>4</sub>とC<sub>12</sub>とO<sub>2</sub>とを用い、それぞれのガス流量比を2 5:25:10[sccm]とし、1.0[Pa]の圧力でコイル 膜を用いる場合には、プラズマCVD法でTEOS(Tet 30 型の電極に500[W]のRF(13.56[MHz])電力を 投入してプラズマを生成してエッチングを行った。基板 側(試料ステージ)にも150[W]のRF(13.56[MH z])電力を投入し、実質的に負の自己バイアス電圧を印 加した。そしてこの第1のエッチング条件によりW膜を エッチングして第1の導電層5007の端部をテーパー 形状とした。

> 【0118】続いて、レジストからなるマスク5009 を除去せずに第2のエッチング条件に変更し、エッチン グ用ガスにCF4とC12とを用い、それぞれのガス流量 40 比を30:30[sccm]とし、1.0[Pa]の圧力でコイル 型の電極に500[W]のRF(13.56[MHz])電力を 投入してプラズマを生成して15秒程度のエッチングを 行った。基板側(試料ステージ)にも20[W]のRF(1 3. 56 [MHz]) 電力を投入し、実質的に負の自己バイア ス電圧を印加した。第2のエッチング条件では第1の導 電層5007及び第2の導電層5008とも同程度にエ ッチングを行った。なお、ゲート絶縁膜5006上に残 渣を残すことなくエッチングするためには、10~20 [%]程度の割合でエッチング時間を増加させると良い。

トからなるマスクの形状を適したものとすることによ り、基板側に印加するバイアス電圧の効果により第1の 導電層5007及び第2の導電層5008の端部がテー パー形状となる。こうして、第1のエッチング処理によ り第1の導電層5007と第2の導電層5008から成 る第1の形状の導電層5010~5014を形成した。 ゲート絶縁膜5006においては、第1の形状の導電層 5010~5014で覆われない領域が20~50nm程 度エッチングされたため、膜厚が薄くなった領域が形成 された。

【0120】次いで、レジストからなるマスク5009 を除去せずに第2のエッチング処理を行う。(図13 (C))第2のエッチング処理では、エッチングガスにS F6とC12とO2を用い、それぞれのガス流量比を2 4:12:24(sccm)とし、1. 3Paの圧力でコ イル側の電力に700WのRF(13.56MHz)電力を投入し てプラズマを生成して25秒程度のエッチングを行っ た。基板側(試料ステージ)にも10WのRF(13.56MHz) 電力を投入し、実質的に負の自己バイアス電圧を印加し 形状の導電層5015~5019を形成した。このと き、第1の導電層5015a~5018aは、ほとんど エッチングされない。

【0121】そして、レジストからなるマスク5009 を除去せずに第1のドーピング処理を行い、半導体層5 002~5005にN型を付与する不純物元素を低濃度 に添加する。第1のドーピング処理はイオンドープ法又 はイオン注入法で行えば良い。イオンドープ法の条件は ドーズ量を $1 \times 10^{13} \sim 5 \times 10^{14} [atoms/cm^2]$ とし、 加速電圧を40~80[keV]として行う。本実施例では ドーズ量を 5.  $0 \times 10^{13} [atoms/cm^2]$  とし、加速電圧 を50[keV]として行った。N型を付与する不純物元素 としては、15族に属する元素を用いれば良く、代表的 にはリン(P)又は砒素(As)を用いられるが、本実施例 ではリン(P)を用いた。この場合、第2の形状の導電層 5015~5019がN型を付与する不純物元素に対す るマスクとなって、自己整合的に第1の不純物領域(N--領域)5020~5023を形成した。そして第1の不 純物領域5020~5023には1×10<sup>18</sup>~1×10 <sup>20</sup>[atoms/cm<sup>3</sup>]の濃度範囲でN型を付与する不純物元素 が添加された。

【0122】続いてレジストからなるマスク5009を 除去した後、新たにレジストからなるマスク5024を 形成して、第1のドーピング処理よりも高い加速電圧で 第2のドーピング処理を行う。イオンドープ法の条件は ドーズ量を $1 \times 10^{13} \sim 3 \times 10^{15} [atoms/cm^2]$ とし、 加速電圧を60~120[keV]として行う。本実施例で は、ドーズ量を3.  $0 \times 10^{15} [atoms/cm^2]$ とし、加速 電圧を65[keV]として行った。第2のドーピング処理 は第2の導電層50156~50186を不純物元素に 50 るマスク5031によって覆われている。

対するマスクとして用い、第1の導電層5015a~5 018aのテーパー部の下方の半導体層に不純物元素が 添加されるようにドーピングを行う。

【0123】上記の第2のドーピング処理を行った結 果、第1の導電層と重なる第2の不純物領域(N-領 域、Lov領域) 5 0 2 6 には 1 × 1 0 <sup>18</sup> ~ 5 × 1 0 <sup>19</sup> [ato ms/cm<sup>3</sup>]の濃度範囲でN型を付与する不純物元素を添加 された。また第3の不純物領域(N+領域)5025、5 028には1×10<sup>19</sup>~5×10<sup>21</sup>[atoms/cm<sup>3</sup>]の濃度 10 範囲でN型を付与する不純物元素を添加された。また、 第1、第2のドーピング処理を行った後、半導体層50 02~5005において、不純物元素が全く添加されな い領域又は微量の不純物元素が添加された領域が形成さ れた。本実施例では、不純物元素が全く添加されない領 域又は微量の不純物元素が添加された領域をチャネル領 域5027、5030とよぶ。また前記第1のドーピン グ処理により形成された第1の不純物領域(N一領域)5 020~5023のうち、第2のドーピング処理におい てレジスト5024で覆われていた領域が存在するが、 た。こうして、W膜を選択的にエッチングして、第2の 20 本実施例では、引き続き第1の不純物領域(N一領域、LDD領域) 5029とよぶ。

> 【0124】なお本実施例では、第2のドーピング処理 のみにより、第2の不純物領域(N-領域)5026及び 第3の不純物領域(N+領域)5025、5028を形成 したが、これに限定されない。ドーピング処理を行う条 件を適宜変えて、複数回のドーピング処理で形成しても

【0125】次いで図14(A)に示すように、レジスト からなるマスク5024を除去した後、新たにレジスト からなるマスク5031を形成する。その後、第3のド ーピング処理を行う。第3のドーピング処理により、P チャネル型TFTの活性層となる半導体層に、前記第1 の導電型とは逆の導電型を付与する不純物元素が添加さ れた第4の不純物領域(P+領域)5032、5034及 び第5の不純物領域(P-領域)5033、5035を形 成する。

【0126】第3のドーピング処理では、第2の導電層 5016b、5018bを不純物元素に対するマスクと して用いる。こうして、P型を付与する不純物元素を添 40 加し、自己整合的に第4の不純物領域(P+領域)503 2、5034及び第5の不純物領域(P-領域)503 3、5035を形成する。

【0127】本実施例では、第4の不純物領域503 2、5034及び第5の不純物領域5033、5035 はジボラン(B2H6)を用いたイオンドープ法で形成す る。イオンドープ法の条件としては、ドーズ量を1×1  $0^{16}$ [atoms/cm<sup>2</sup>]とし、加速電圧を80[keV]とした。

【0128】なお、第3のドーピング処理の際には、N チャネル型TFTを形成する半導体層はレジストからな

【0129】ここで、第1及び2のドーピング処理によ って、第4の不純物領域(P+領域)5032、5034 及び第5の不純物領域(P-領域)5033、5035に はそれぞれ異なる濃度でリンが添加されている。しか し、第4の不純物領域(P+領域)5032、5034及 び第5の不純物領域(P-領域)5033、5035のい ずれの領域においても、第3のドーピング処理によっ て、P型を付与する不純物元素の濃度が1×10<sup>19</sup>~5  $\times 10^{21}$ [atoms/cm<sup>3</sup>]となるようにドーピング処理され る。こうして、第4の不純物領域(P+領域)5032、 5034及び第5の不純物領域(P-領域)5033、5 035は、Pチャネル型TFTのソース領域およびドレ イン領域として問題なく機能する。

【0130】なお本実施例では、第3のドーピング処理 のみにより、第4の不純物領域(P+領域)5032、5 034及び第5の不純物領域(P-領域)5033、50 35を形成したが、これに限定されない。ドーピング処 理を行う条件を適宜変えて、複数回のドーピング処理で 形成しても良い。

【0131】次いで図14(B)に示すように、レジスト からなるマスク5031を除去して第1の層間絶縁膜5 036を形成する。この第1の層間絶縁膜5036とし ては、プラズマCVD法またはスパッタ法を用い、厚さ を100~200[nm]として珪素を含む絶縁膜で形成す る。本実施例では、プラズマCVD法により膜厚100 [nm]の酸化窒化珪素膜を形成した。勿論、第1の層間絶 縁膜5036は酸化窒化珪素膜に限定されるものでな く、他の珪素を含む絶縁膜を単層または積層構造として 用いても良い。

【0132】次いで、図14(C)に示すように、加熱処 理(熱処理)を行って、半導体層の結晶性の回復、半導体 層に添加された不純物元素の活性化を行う。この加熱処 理はファーネスアニール炉を用いる熱アニール法で行 う。熱アニール法としては、酸素濃度が1[ppm]以下、 好ましくは0. 1[ppm]以下の窒素雰囲気中で、400 ~700℃で行えばよく、本実施例では410℃、1時 間の熱処理で活性化処理を行った。なお、熱アニール法 の他に、レーザアニール法、またはラピッドサーマルア ニール法(RTA法)を適用することができる。

【0133】また、第1の層間絶縁膜5036を形成す る前に加熱処理を行っても良い。ただし、第1の導電層 5015a~5019a及び、第2の導電層5015b ~5019bを構成する材料が熱に弱い場合には、本実 施例のように配線等を保護するため第1の層間絶縁膜5 036(珪素を主成分とする絶縁膜、例えば窒化珪素膜) を形成した後で熱処理を行うことが好ましい。

【0134】上記の様に、第1の層間絶縁膜5036 (珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成 した後に熱処理することにより、活性化処理と同時に、 半導体層の水素化も行うことができる。水素化の工程で 50 5045を所望の位置に形成した。また、柱状のスペー

は、第1の層間絶縁膜5036に含まれる水素により半 導体層のダングリングボンドが終端される。

【0135】なお、活性化処理のための加熱処理とは別 に、水素化のための加熱処理を行っても良い。

【0136】ここで、第1の層間絶縁膜5036の存在 に関係なく、半導体層を水素化することもできる。水素 化の他の手段として、プラズマにより励起された水素を 用いる手段(プラズマ水素化)や、3~100[%]の水素 を含む雰囲気中において、300~450℃で1~12 10 時間の加熱処理を行う手段でも良い。

【0137】次いで、第1の層間絶縁膜5036上に、 第2の層間絶縁膜5037を形成する。第2の層間絶縁 膜5037としては、無機絶縁膜を用いることができ る。例えば、CVD法によって形成された酸化珪素膜 や、SOG (Spin On Glass) 法によって塗布された酸化 珪素膜等を用いることができる。また、第2の層間絶縁 膜5037として、有機絶縁膜を用いることができる。 例えば、ポリイミド、ポリアミド、BCB(ベンゾシク ロブテン)、アクリル等の膜を用いることができる。ま 20 た、アクリル膜と酸化窒化珪素膜の積層構造を用いても 良い。

【0138】本実施例では、膜厚1.6[µm]のアクリル 膜を形成した。第2の層間絶縁膜5037によって、基 板上5000に形成されたTFTによる凹凸を緩和し、 平坦化することができる。特に、第2の層間絶縁膜50 37は平坦化の意味合いが強いので、平坦性に優れた膜 が好ましい。

【0139】次いで、ドライエッチングまたはウエット エッチングを用い、第2の層間絶縁膜5037、第1の 層間絶縁膜5036、およびゲート絶縁膜5006をエ ッチングし、第3の不純物領域5025、5028、第 4の不純物領域5032、5034に達するコンタクト ホールを形成する。

【0140】続いて、各不純物領域とそれぞれ電気的に 接続する配線5038~5041および画素電極504 2を形成する。なお、これらの配線は、膜厚50[nm]の Ti膜と、膜厚500[nm]の合金膜(AlとTiの合金 膜)との積層膜をパターニングして形成する。もちろ ん、二層構造に限らず、単層構造でも良いし、三層以上 40 の積層構造にしても良い。また、配線材料としては、A 1とTiに限らない。例えば、TaN膜上にA1膜やC u膜を形成し、さらにTi膜を形成した積層膜をパター ニングして配線を形成しても良いが、反射性に優れた材 料を用いることが望ましい。

【0141】続いて、画素電極5042を少なくとも含 te部分上に配向膜5043を形成しラビング処理を行 う。なお、本実施例では配向膜5043を形成する前 に、アクリル樹脂膜等の有機樹脂膜をパターニングする ことによって基板間隔を保持するための柱状のスペーサ

サに代えて、球状のスペーサを基板全面に散布してもよ い。

【0142】次いで、対向基板5046を用意する。対 向基板5046上に着色層(カラーフィルタ)5047~ 5049、平坦化膜5050を形成する。このとき、第 1の着色層5047と第2の着色層5048とを重ね て、遮光部を形成する。また、第1の着色層5047と 第3の着色層5049とを一部重ねて、遮光部を形成し てもよいし、第2の着色層5048と第3の着色層50 49とを一部重ねて、遮光部を形成しても良い。

【0143】このように、新たに遮光層を形成すること なく、各画素間の隙間を着色層の積層からなる遮光部で 遮光することによって工程数の低減を可能とした。

【0144】次いで、平坦化膜5050上に透明導電膜 からなる対向電極5051を少なくとも画素部に形成 し、対向基板の全面に配向膜5052を形成し、ラビン グ処理を施した。

【0145】そして、画素部と駆動回路が形成されたア クティブマトリクス基板と対向基板とをシール材504 4で貼り合わせる。シール材5044にはフィラーが混 入されていて、このフィラーと柱状スペーサによって均 ーな間隔を持って2枚の基板が貼り合わせられる。その 後、両基板の間に液晶材料5053を注入し、封止剤 (図示せず)によって完全に封止する。液晶材料5053 には公知の液晶材料を用いれば良い。このようにして図 14(D)に示す液晶表示装置が完成する。そして、必要 があれば、アクティブマトリクス基板または対向基板を 所望の形状に分断する。さらに、偏光板およびFPC (図示せず)を貼りつけた。

【0146】以上のようにして作製される液晶表示装置 は、大粒径の結晶粒が形成された半導体膜を用いて作製 されたTFTを有しており、前記液晶表示装置の動作特 性や信頼性を十分なものとなり得る。そして、このよう な液晶表示装置は各種電子機器の表示部として用いるこ とができる。

【0147】なお、本実施例は他の実施例と組み合わせ て実施することが可能である。

【0148】[実施例10]本発明は液晶表示装置のみな らず、発光素子に有機エレクトロルミネッセンス(Elect も適用が可能である。本実施例ではこのような発光装置 を作製した例について、図14の一部および図21に沿 って説明する。

【0149】実施例9に従い、図14(B)に示す状態を 得た後、第1の層間絶縁膜5036上に、第2の層間絶 縁膜6001を形成する。第2の層間絶縁膜6001と しては、無機絶縁膜を用いることができる。例えば、C VD法によって形成された酸化珪素膜や、SOG(Spin On Glass)法によって塗布された酸化珪素膜等を用いる ことができる。また、第2の層間絶縁膜6001とし

て、有機絶縁膜を用いることができる。例えば、ポリイ

ミド、ポリアミド、BCB(ベンゾシクロブテン)、アク リル等の膜を用いることができる。また、アクリル膜と 酸化窒化珪素膜の積層構造を用いても良い。

【0150】本実施例では、膜厚1.6[µm]のアクリル 膜を形成した。第2の層間絶縁膜6001によって、基 板上5000に形成されたTFTによる凹凸を緩和し、 平坦化することができる。特に、第2の層間絶縁膜60 01は平坦化の意味合いが強いので、平坦性に優れた膜 10 が好ましい。

【0151】次いで、ドライエッチングまたはウエット エッチングを用い、第2の層間絶縁膜6001、第1の 層間絶縁膜5036、およびゲート絶縁膜5006をエ ッチングし、第3の不純物領域5025、5028、第 4の不純物領域5032、5034に達するコンタクト ホールを形成する。

【0152】次いで、透明導電膜からなる画素電極60 02を形成する。透明導電膜としては、酸化インジウム と酸化スズの化合物(Indium Tin Oxide: I TO)、酸化 20 インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、 酸化インジウム等を用いることができる。また、前記透 明導電膜にガリウムを添加したものを用いてもよい。画 素電極がEL素子の陽極に相当する。

【0153】本実施例では、ITOを110[nm]の厚さ で成膜、その後パターニングし、画素電極6002を形 成した。

【0154】次いで、各不純物領域とそれぞれ電気的に 接続される配線6003~6009を形成する。なお本 実施例では、配線6003~6009は、膜厚100[n m]のTi膜と、膜厚350[nm]のAl膜と、膜厚100 [nm]のTi膜との積層膜をスパッタ法で連続形成し、所 望の形状にパターニングして形成する。

【0155】もちろん、三層構造に限らず、単層構造で もよいし、二層構造でもよいし、四層以上の積層構造に してもよい。また配線の材料としては、A1とTiに限 らず、他の導電膜を用いても良い。例えば、TaN膜上 にA1やCuを形成し、さらにTi膜を形成した積層膜 をパターニングして配線を形成してもよい。

【0156】以上の工程により図21(A)に示すよう ro Luminescence: EL)素子を用いた発光装置の作製に 40 に、Nチャネル型TFTとPチャネル型TFTからなる CMOS回路を有する駆動回路部と、スイッチング用T FT、駆動用TFTとを有する画素部を同一基板上に形 成することができる。

> 【0157】次いで、第3の層間絶縁膜6010を形成 する。第3の層間絶縁膜6010としては、無機絶縁膜 や有機絶縁膜を用いることができる。無機絶縁膜として は、CVD法によって形成された酸化珪素膜や、SOG (Spin On Glass)法によって塗布された酸化珪素膜、あ るいは、スパッタ法によって形成された窒化酸化珪素膜 50 等を用いることができる。また、有機絶縁膜としては、

アクリル樹脂膜等を用いることができる。

【0158】第2の層間絶縁膜6001と第3の層間絶縁膜6010の組み合わせの例を以下に挙げる。

【0159】第2の層間絶縁膜6001として、アクリ ルとスパッタ法によって形成された窒化酸化珪素膜の積 層膜を用い、第3の層間絶縁膜6010として、スパッ タ法によって形成された窒化酸化珪素膜を用いる組み合 わせがある。また、第2の層間絶縁膜6001として、 SOG法によって形成した酸化珪素膜を用い、第3の層 間絶縁膜6010としてもSOG法によって形成した酸 化珪素膜を用いる組み合わせがある。また、第2の層間 絶縁膜6001として、SOG法によって形成した酸化 珪素膜とプラズマCVD法によって形成した酸化珪素膜 の積層膜を用い、第3の層間絶縁膜6010としてプラ ズマCVD法によって形成した酸化珪素膜を用いる組み 合わせがある。また、第2の層間絶縁膜6001とし て、アクリルを用い、第3の層間絶縁膜6010として もアクリルを用いる組み合わせがある。また、第2の層 間絶縁膜6001として、アクリルとプラズマCVD法 によって形成した酸化珪素膜の積層膜を用い、第3の層 間絶縁膜6010としてプラズマCVD法によって形成 した酸化珪素膜を用いる組み合わせがある。また、第2 の層間絶縁膜6001として、プラズマCVD法によっ て形成した酸化珪素膜を用い、第3の層間絶縁膜601 0としてアクリルを用いる組み合わせがある。

【0160】続いて、図21(B)に示すように、第3の 層間絶縁膜6010の画素電極6002に対応する位置 に開口部を形成する。第3の層間絶縁膜6010は、バ ンクとして機能する。開口部を形成する際、ウエットエ ッチング法を用いることで容易にテーパー形状の側壁と 30 することが出来る。開口部の側壁が十分になだらかでな いと段差に起因するEL層の劣化が顕著な問題となって しまうため、注意が必要である。

【0161】第3の層間絶縁膜中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を抑制してもよい。この際、抵抗率は、 $1\times10^6\sim1\times10^{12}$ [ $\Omega_m$ ](好ましくは、 $1\times10^8\sim1\times10^{10}$ [ $\Omega_m$ ])となるように、カーボン粒子や金属粒子の添加量を調節すればよい。

【0162】次いで、第3の層間絶縁膜6010の開口部において露出している画素電極6002上に、EL層6011を形成する。

【0163】EL層6011としては、公知の有機発光 材料や無機発光材料を用いることができる。

【0164】有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10[μm]以下の有機発光材料を示すものとする。

【0165】EL層6011は通常、積層構造である。 代表的には、コダック・イーストマン・カンパニーのTa ngらが提案した「正孔輸送層/発光層/電子輸送層」と いう積層構造が挙げられる。また他にも、陽極上に正孔 注入層/正孔輸送層/発光層/電子輸送層、または正孔 注入層/正孔輸送層/発光層/電子輸送層/電子注入層 の順に積層する構造でも良い。発光層に対して蛍光性色 素等をドーピングしても良い。

32

【0166】本実施例では蒸着法により低分子系有機発光材料を用いてEL層6011を形成している。具体的には、正孔注入層として20[nm]厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70[nm]厚のトリスー8ーキノリノラトアルミニウム錯体(Alq3)膜を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。

【0167】なお、図21(B)では一画素しか図示していないが、複数の色、例えば、R(赤)、G(緑)、B(青)の各色に対応したEL層6011を作り分ける構成とす 20 ることができる。

【0168】また、高分子系有機発光材料を用いる例として、正孔注入層として20 [nm]のポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100 [nm]程度のパラフェニレンビニレン(PPV)膜を設けた積層構造によってEL層6011を構成しても良い。なお、PPVの $\pi$ 共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能である。

80 【0169】なお、EL層6011は、正孔注入層、正 孔輸送層、発光層、電子輸送層、電子注入層等が、明確 に区別された積層構造を有するものに限定されない。つ まり、EL層6011は、正孔注入層、正孔輸送層、発 光層、電子輸送層、電子注入層等を構成する材料が、混 合した層を有する構造であってもよい。

【0170】例えば、電子輸送層を構成する材料(以下、電子輸送材料と表記する)と、発光層を構成する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光層との間に有する構造のEL40層6011であってもよい。

【0171】次に、EL層6011の上には導電膜からなる画素電極6012が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。画素電極6012がEL素子の陰極に相当する。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる。

【0172】画素電極6012まで形成された時点でE 50 L素子が完成する。なお、EL素子とは、画素電極(陽 極) 6002、EL層6011及び画素電極(陰極) 60 12で形成された素子を指す。

【0173】EL素子を完全に覆うようにしてパッシベーション膜6013を設けることは有効である。パッシベーション膜6013としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。

【0174】カバレッジの良い膜をパッシベーション膜6013として用いることが好ましく、炭素膜、特にDLC(ダイヤモンドライクカーボン)膜やCN膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低いEL層6011の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、EL層6011の酸化を抑制することが可能である。そのため、EL層6011が酸化するといった問題を防止できる。

【0175】なお、第3の層間絶縁膜6010を形成した後、パッシベーション膜6013を形成するまでの工 20程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。

【0176】なお、実際には図21(B)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると 30 E L素子の信頼性が向上する。

【0177】また、パッケージング等の処理により気密性を高めたら、基板5000上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。

【 0 1 7 8 】なお、本実施例においては、E L素子の形成は、陽極(透明電極)→E L層(正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層)→陰極(反射電極)の順に形成され、E L素子から発せられた光は、透明導電膜でなる陽極を透過し、T F T が形成されている基板の側に出射される。ここで、E L素子を、陰極(反射電極)→E L層(電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層)→陽極(透明電極)の順で形成し、前者とは反対側に光が出射される構成としても良いし、陰極側を光が透過する構成としても良い。

【0179】なお、本実施例は他の実施例と組み合わせて実施することが可能である。

【0180】[実施例11]本発明において、三重項励起 子からの機光を発光に利用できる有機発光材料を用いる ことで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0181】ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。

(T. Tsutsui, C. Adachi, S. Saito, Photochemical Proce sses in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

【0182】上記の論文により報告された有機発光材料 10 (クマリン色素)の分子式を以下に示す。

[0183]

【化1】

[O 1 8 4] (M. A. Baldo, D. F. O' Brien, Y. You, A. Sho ustikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

【0185】上記の論文により報告された有機発光材料 (Pt錯体)の分子式を以下に示す。

[0186]


【化2】

【O 1 8 7】 (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (1999) p. 4.) (T. Tsutsui, M. -J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

【0188】上記の論文により報告された有機発光材料(Ir錯体)の分子式を以下に示す。

[0189]

【化3】



【0190】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

子からの燐光を発光に利用できる有機発光材料を用いる 50 【0191】なお、本実施例は他の実施例と組み合わせ

て実施することが可能である。

【0192】[実施例12]本発明を適用して作製される 電子機器の一例として、ビデオカメラ、デジタルカメ ラ、ゴーグル型ディスプレイ(ヘッドマウントディスプ レイ)、ナビゲーションシステム、音響再生装置(カーオ ーディオ、オーディオコンポ等)、ノート型パーソナル コンピュータ、ゲーム機器、携帯情報端末(モバイルコ ンピュータ、携帯電話、携帯型ゲーム機または電子書籍 等)、記録媒体を備えた画像再生装置(具体的にはDigital 1 Versatile Disc(DVD)等の記録媒体を再生し、その 10 【0200】図22(H)は携帯電話であり、本体370 画像を表示しうるディスプレイを備えた装置)などが挙 げられる。特に、斜め方向から画面を見る機会が多い携 帯情報端末は、視野角の広さが重要視されるため、発光 装置を用いることが望ましい。それら電子機器の具体例 を図22に示す。

【0193】図22(A)は発光素子表示装置であり、筐 体3001、支持台3002、表示部3003、スピー カー部3004、ビデオ入力端子3005等を含む。本 発明は表示部3003の作製に用いることができる。発 光装置は自発光型であるためバックライトが必要なく、 液晶ディスプレイよりも薄い表示部とすることができ る。なお、発光素子表示装置は、パソコン用、TV放送 受信用、広告表示用などの全ての情報表示用表示装置が 含まれる。

【0194】図22(B)はデジタルスチルカメラであ り、本体3101、表示部3102、受像部3103、 操作キー3104、外部接続ポート3105、シャッタ -3106等を含む。本発明は表示部3102の作製に 用いることができる。

【0195】図22(C)はノート型パーソナルコンピュ ータであり、本体3201、筐体3202、表示部32 03、キーボード3204、外部接続ポート3205、 ポインティングマウス3206等を含む。本発明は表示 部3203の作製に用いることができる。

【0196】図22(D)はモバイルコンピュータであ り、本体3301、表示部3302、スイッチ330 3、操作キー3304、赤外線ポート3305等を含 む。本発明は表示部2302の作製に用いることができ る。

【0197】図22(E)は記録媒体を備えた携帯型の画 40 【図面の簡単な説明】 像再生装置(具体的にはDVD再生装置)であり、本体3 401、筐体3402、表示部A3403、表示部B3 404、記録媒体(DVD等)読込部3405、操作キー 3406、スピーカー部3407等を含む。表示部A3 403は主として画像情報を表示し、表示部B3404 は主として文字情報を表示するが、本発明はこれら表示 部A、B3403、3404の作製に用いることができ る。なお、記録媒体を備えた画像再生装置には家庭用ゲ ーム機器なども含まれる。

【0198】図22(F)はゴーグル型ディスプレイ(へ

ッドマウントディスプレイ)であり、本体3501、表 示部3502、アーム部3503を含む。本発明は表示 部3502の作製に用いることができる。

【0199】図22(G)はビデオカメラであり、本体3 601、表示部3602、筐体3603、外部接続ポー ト3604、リモコン受信部3605、受像部360 6、バッテリー3607、音声入力部3608、操作キ -3609等を含む。本発明は表示部3602の作製に 用いることができる。

1、筐体3702、表示部3703、音声入力部370 4、音声出力部3705、操作キー3706、外部接続 ポート3707、アンテナ3708等を含む。本発明は 表示部3703の作製に用いることができる。なお、表 示部3703は黒色の背景に白色の文字を表示すること で携帯電話の消費電流を抑えることができる。

【0201】なお、将来的に有機発光材料の発光輝度が 高くなれば、出力した画像情報を含む光をレンズ等で拡 大投影してフロント型若しくはリア型のプロジェクター 20 に用いることも可能となる。

【O2O2】また、上記電子機器はインターネットやC ATV(ケーブルテレビ)などの電子通信回線を通じて配 信された情報を表示することが多くなり、特に動画情報 を表示する機会が増してきている。有機発光材料の応答 速度は非常に高いため、発光装置は動画表示に好まし

【0203】また、発光装置は発光している部分が電力 を消費するため、発光部分が極力少なくなるように情報 を表示することが望ましい。従って、携帯情報端末、特 30 に携帯電話や音響再生装置のような文字情報を主とする 表示部に発光装置を用いる場合には、非発光部分を背景 として文字情報を発光部分で形成するように駆動するこ とが望ましい。

【発明の効果】本発明によって、CWレーザを用いた結 晶化によって得られる大粒径の結晶質半導体層におい て、その特性の優れた部位のみを効率よく用いてTFT ならびに回路を構成し、高速駆動が可能であり、かつ特 性ばらつきが少なく高信頼性の得られる半導体装置の作 製が可能となった。

基板上を走査するCWレーザと結晶化の様 【図1】 子を示す図。

【図2】 ある回路図と、回路の実レイアウト例を示 す図。

基板上のCWレーザの走査方向および順序 【図3】 の例を示す図。

[図4] 表示装置におけるソース信号線駆動回路、 およびゲート信号線駆動回路の一例を示す図。

CWレーザにより結晶化された半導体層の [図5] 50 結晶粒の延在方向と、トランジスタのチャネル形成領域

特開2003-229359 38

37

との関係を示す図。

【図6】 CWレーザ照射装置の概略図。

【図7】 CWレーザ照射装置の概略図。

【図8】 基板上を走査する線状パルスレーザと結晶 化の様子を示す図。

【図9】 CWレーザ照射領域のオーバーラップとオフセットを定義する図。

【図10】 CWレーザ結晶化後の半導体層表面の観察図。

【図11】 CWレーザ結晶化後の半導体層表面の観察図。

【図12】 CWレーザ結晶化による半導体層、エキシマレーザ結晶化による半導体層、および単結晶シリコンウェハにおけるラマン散乱分光の結果を比較する図。

【図13】 液晶表示装置の作製工程を説明する図。

【図14】 液晶表示装置の作製工程を説明する図。

【図15】 TFTの作製工程を説明する図。

【図16】 TFTの電気的特性の測定結果を示す

図。

【図17】 TFTの作製工程を説明する図。

【図18】 TFTの電気的特性の測定結果を示す

义。

【図19】 TFTの電気的特性の測定結果を示す

図。

【図20】 TFTの電気的特性の測定結果を示す

义。


0 【図21】 発光装置の作製工程を説明する図。

【図22】 本発明を用いて作製された半導体装置が 適用可能な電子機器の例を示す図。


【図23】 楕円レーザを複数配列して合成レーザと して用いる例を示す図。

【図24】 CWレーザの照射領域と活性層パターニング位置のアライメントを説明する図。

【図5】




501:結晶粒(長径5~100[μm]) 502:結晶粒(長径0.7[μm]前後) 503:微結晶粒(粒径0.5[μm]以下)





【図1】

(A)




(B)














【図3】














【図4】






【図6】




601:レーザ発振器 602:ミラー 603:第1のシリンドリカルレンズ 604:第2のシリンドリカルレンズ 605:X-Yステージ 606:基板

【図7】



701:レーザ発振器 702:ミラー 703:凸レンズ 704:X-Yステージ 705:基板



10x10<sup>3</sup> —— (ref)(100)Si Wafer 520.7 4.44 —— Improved CG-Silicon 517.3 4.96 —— excimer laser annealing 516.3 6.16

Frequency Shift(cm<sup>-1</sup>)

560

580

600


440


460

480


【図9】


(28)







【図10】






【図11】






【図13】


## (A) 下地絶縁膜形成/半導体層形成/ゲート絶縁膜形成/第1, 第2の導電層形成




[図14]

## (A) 第4のドーピング処理






## (C) 第2の層間絶縁膜の形成/配線および画素電極の形成





## (D) 对向基板侧形成/液晶封入





5031 : レジストマスク 5032, 5034 : 第4の不純物領域(P+ 5033, 5035 : 第5の不純物領域(P- 5036 : 第1の層間絶縁膜 5037 : 第2の層間絶縁膜 5038~5041 : 配線 5042 : 画練電極 5043, 5052 : 配向膜	領域) 5045 : 柱 領域) 5046 : 対応 5047~5049 : 着 5050 : 平均	-ル材 伏スペーサ 句基板 色像(カラーフィルタ) 担化膜 句電極 晶
---	---	---


【図15】












【図17】










1701:基板 1702:下地膜 1703:非晶質半導体層 1704:金属含有層 1705:第10結晶質半導体層 1706:レーザ 1707:第20結晶質半導体層

【図19】





[図21]



6001 6002

: 第2の層間絶縁膜

: 画素電極(陽極)


6011 : EL層 6012 : 画素電極(陰極) 6013 : 保護膜

6003~6009


:配線

6010 : 第3の層間絶縁膜

【図22】




【図23】



【図24】

# (A) 非晶質半導体層の形成 (B) アライメントマーカー形成 2401 2401



2401:アライメントマーカー 2402:活性層パターニング用マスク 2403:マスク側アライメントマーカー

フロントページの続き

(51) Int. Cl. <sup>7</sup>

識別記号

FΙ

テーマコード(参考)

F ターム(参考) 5F052 AA02 BA02 BA04 BA07 BA14

BB01 BB04 BB05 BB06 BB07

DA01 DA02 DB03 EA15 FA06

FA19 JA04

5F072 AA02 AA05 AA06 AB01 AB04

AB05 AB07 AB15 AB20 MM08

MM09 YY08

5F110 AA01 BB02 BB04 CC02 DD01

DD02 DD03 DD05 DD15 EE01

EE02 EE03 EE04 EE06 EE14

EE15 EE23 EE44 EE45 FF02

FF04 FF28 FF30 GG02 GG13

GG28 GG29 GG31 GG45 GG51

НЈ01 НЈ04 НЈ12 НЈ13 НЈ23

HL01 HL02 HL03 HL04 HL07

HL12 HL23 HM15 NN02 NN03

NN04 NN23 NN24 NN27 NN35

NN36 PP01 PP03 PP04 PP05

PP06 PP10 PP22 PP24 PP29

PP34 PP35 QQ11 QQ19 QQ24

QQ25